


بخش اول: طراحی مداری تولید سیگنال تک پالس (one-shot) برای سیگنال Fetch

* شما تک کامل مدار به همراه توضیح عملکرد بخش:



حالت شروع مدار: $Q_1 = 0$ ، $Q_2 = 0$ ، Q_1 و Q_2 تولید می شود.

در اولین لبه بالا رونده Q_1 برابر با 1 منطقی می شود، در حالتی که Q_2 هنوز صفر منطقی است (یا به عبارتی $Q_2 = 0$). لذا خروجی Q_1 و Q_2 برابر با 1 می شود و سیگنال Q_1 و Q_2 در لبه بالا رونده Q_1 برابر با 1 منطقی می شود.


در اولین لبه بالا رونده Q_1 برابر با 1 منطقی می شود، در حالتی که Q_2 هنوز صفر منطقی است (یا به عبارتی $Q_2 = 0$). لذا خروجی Q_1 و Q_2 برابر با 1 می شود و سیگنال Q_1 و Q_2 در لبه بالا رونده Q_1 برابر با 1 منطقی می شود.

در لبه بالا رونده Q_1 برابر با 1 منطقی می شود، در حالتی که Q_2 هنوز صفر منطقی است (یا به عبارتی $Q_2 = 0$). لذا خروجی Q_1 و Q_2 برابر با 1 می شود و سیگنال Q_1 و Q_2 در لبه بالا رونده Q_1 برابر با 1 منطقی می شود.

Q_2 صفر می ماند و این باعث می شود که خروجی Q_1 و Q_2 برابر با 1 منطقی می شود، در حالتی که Q_2 هنوز صفر منطقی است (یا به عبارتی $Q_2 = 0$). لذا خروجی Q_1 و Q_2 برابر با 1 می شود و سیگنال Q_1 و Q_2 در لبه بالا رونده Q_1 برابر با 1 منطقی می شود.

خروجی (one-shot) دقیقاً به اندازه دوره تناوب سیگنال Q_1 فعال می ماند و بعد از آن به 0 می رسد.

خروجی Q_1 و Q_2 در لبه بالا رونده Q_1 برابر با 1 منطقی می شود، در حالتی که Q_2 هنوز صفر منطقی است (یا به عبارتی $Q_2 = 0$). لذا خروجی Q_1 و Q_2 برابر با 1 می شود و سیگنال Q_1 و Q_2 در لبه بالا رونده Q_1 برابر با 1 منطقی می شود.



بخش دوم: نمایش عبارت !! Hello روی هست قطعه اول گشت با اینترپرایزده

استبام تحلیل اطمینان و جیب عبارت و نحوه نگاشت (mapping) اینتری به گشت می پردازیم.

کاراکترهای !! Hello می پردازیم:

$$\begin{matrix} a & b & c & d & e & f & g & dp \\ \updownarrow & \updownarrow & \updownarrow & \updownarrow & \updownarrow & \updownarrow & \updownarrow & \leftarrow \end{matrix}$$

$$\begin{matrix} b_0 & b_1 & b_2 & b_3 & b_4 & b_5 & b_6 & b_7 \end{matrix}$$

یا فعال باشد. انطباع برکی که در اول گشت برای

char	dp	g	f	e	d	c	b	a	Hex	Exp	ی
h	0	1	1	1	0	1	0	0	74H	گشتها و g, e, f	گشتها
e	0	1	1	1	1	0	0	1	79H	a, d, e, f, g	گشتها
l	0	0	1	1	0	0	0	0	30H	f, e	" "
l	0	0	1	1	0	0	0	0	30H	f, e	" "
o	0	1	1	1	1	1	1	0	7EH	b, c, d, e, f, g	گشتها
P4PC0	0	0	0	0	0	1	1	0	06H	b, c	" "
	0	0	0	0	0	1	1	0	06H	b, c	" "
	0	0	0	0	0	1	1	0	06H	b, c	" "

ص

اصول بر صفحه قبل با یک دایره مسطح غایب بود. نسبت به ۱۰۱۵ را نشان می دهد.

شرح بحث افزای صفحه در با یک صفحه قبل: (الف) ریزنده ۱۰۱۵: بازنده اصلی است و درگاه

دیتا، پس یا آدرس بیک latch دیتا دارد. ب 74LS373 (لچ آدرس): بیت آدرس

باینی (A₀-A₇) را از درگاه AD₀-AD₇ اصلی بیکس کرده در لبه پایینی (ورقه ۱۴) وصل می کند.

ج 74LS138 (دکودر ۳ به ۸): بیت های آدرس بالای را برای تولید سیگنال های انتخاب قرار می

گیرد. تمام جابجایی ریزشی می کند. 8255 بیک محدوده آدرس پورت I/O اختصاص یافته شده است.

PPIC 8255 در اینجا جابجایی قابل برنامه ریزی: پورت اول (خروجی): یک خروجی (بسته به

۹-۳) را برای آن متصل کرده در حال حاضر ممکن می شود ارسال می کند. پورت دوم (خروجی): یک سیگنال انتخاب

1 از ۱۵ رقم (فعال) ارسال می کند تا یک غایت را در یک زمان فعال کند. ۷۴LS2803 (

آرایه ترانزیستور دار سیگنال): برای کافی را از طریق کارت ها مشترک غایتها بود. نسبت عبوری حدود ۱۰

هر فردی می تواند تا ۱۰۰ میلی آمپر جریان داشته باشد. از مقاومت ها محدود کننده جریان (۱۰۰ اهم): به صورت

سری با بعضی فلک نسبت قرار می گیرند تا چراغ LED را به هر دو راه میلی آمپر محدود باشد.

(امامه مطالب را در فایل ورد بصورت تایپ شده قرار فواعم داد.)